

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

CLIPPEDIMAGE= JP406006160A
PUB-NO: JP406006160A
DOCUMENT-IDENTIFIER: JP 06006160 A
TITLE: MANUFACTURE OF SURFACE ACOUSTIC WAVE ELEMENT
PUBN-DATE: January 14, 1994
INVENTOR-INFORMATION:
NAME
MATSUDA, TAKASHI
INT-CL_(IPC): H03H003/08

US-CI -CURRENT: 29/25.35

ABSTRACT:

PURPOSE: To form a comb-line electrode by forming a 1st resist pattern on a piezoelectric substrate, forming a film of an electrode material, forming a 2nd resist pattern on the member, etching the electrode member of an exposed part and removing both the resist patterns.

CONSTITUTION. A film of an electrode material 31 to be an comb-line electrode 11 is formed on a 1st resist pattern 30 by sputtering. A part of the electrode member 31 exposed from a 2nd resist pattern 33 provided on the member 31 is removed by etching through the ion beam etching method or the like. Then the surface of the 1st resist pattern 30 is exposed. Since the 1st and 2nd resist patterns 30, 33 are exposed externally, they are removed by a removing liquid. Then the electrode member 31 placed in a space of the 1st resist pattern 30 and under the 2nd resist pattern 33 remains and becomes the interdigital electrode 11. The surface acoustic wave element having the comb-line electrode with excellent quality without a damaged piezoelectric substrate is obtained by forming the comb-line electrode 11 in this way.

COPYRIGHT: (C)1994, JPO&Japio

TTL:
MANUFACTURE OF SURFACE ACOUSTIC WAVE ELEMENT

CCXR:

29/25.35

FPAR:

PURPOSE: To form a comb-line electrode by forming a 1st resist pattern on a piezoelectric substrate, forming a film of an electrode material, forming a 2nd resist pattern on the member, etching the electrode member of an exposed part and removing both the resist patterns.

FPAR:

CONSTITUTION: A film of an electrode material 31 to be an comb-line electrode 11 is formed on a 1st resist pattern 30 by sputtering. A part of the electrode member 31 exposed from a 2nd resist pattern 33 provided on the member 31 is removed by etching through the ion beam etching method or the like. Then the surface of the 1st resist pattern 30 is exposed. Since the 1st and 2nd resist patterns 30, 33 are exposed externally, they are removed by a removing liquid. Then the electrode member 31 placed in a space of the 1st resist pattern 30 and under the 2nd resist pattern 33 remains and becomes the interdigital electrode 11. The surface acoustic wave element having the comb-line electrode with excellent quality without a damaged piezoelectric substrate is obtained by forming the comb-line electrode 11 in this way.

(10)日本国特許庁(J P)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-6160

(43)公開日 平成 3年(1994)1月14日

(51)Int.Cl.⁵

H 0 3 H 3/03

識別記号

庁内整理番号

7259-5 J

F I

技術表示箇所

審査請求 未請求 請求項の数3(全 5 頁)

(21)出願番号 特願平4-156891

(22)出願日 平成4年(1992)6月16日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 松田 隆志

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁護士 青木 朗 (外3名)


(54)【発明の名称】 弾性表面波素子の製造方法

(57)【要約】

【目的】 弾性表面波素子の製造方法に関し、レジストパターンの上から櫛形電極となるべき電極材をスパッタリングにより成膜することのできるようにすることを目的とする。

【構成】 圧電基板10上に櫛形電極を設けた弾性表面波素子の製造方法であって、圧電基板上に形成すべき櫛形電極と相補的な第1のレジストパターン30を形成し、該圧電基板上にスパッタリングにより電極材31を成膜し、さらに形成すべき櫛形電極と対応する第2のレジストパターン33を形成し、該第2のレジストパターンから露出する部分の電極材をエッチングし、その後第1及び第2のレジストパターンを除去し、櫛形電極を形成する構成とする。

第1実施例を示す図



1

【特許請求の範囲】

【請求項1】 圧電基板(10)上に櫛形電極(11)を設けた弾性表面波素子の製造方法であって、圧電基板上に形成すべき櫛形電極と相補的な第1のレジストパターン(30)を形成し、該圧電基板上にスパッタリングにより電極材(31)を成膜し、さらに形成すべき櫛形電極と対応する第2のレジストパターン(33)を形成し、該第2のレジストパターン(33)から露出する電極材(31)の部分をエッチングし、その後第1及び第2のレジストパターン(30, 33)を除去し、櫛形電極を形成することを特徴とする弾性表面波素子の製造方法。

【請求項2】 形成された櫛形電極のエッジ部のバリを除去することを特徴とする請求項1に記載の弾性表面波素子の製造方法。

【請求項3】 該第1のレジストパターンのライン幅と該第2のレジストパターンのライン間の空間部の幅が等しくないことを特徴とする請求項1に記載の弾性表面波素子の製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は弾性表面波素子の製造方法に関する。弾性表面波素子はフィルタや共振器に利用され、小型で安価な機器を製造するのに適している。そのため、携帯電話等の通信機器の小型化には弾性表面波素子は不可欠であり、その開発が進んでいる。

【0002】

【従来の技術】図5は弾性表面波素子の一例を簡略化して示す図である。図5に示されるように、弾性表面波素子は圧電基板10上に櫛形電極11, 12, 13, 14を設けたものである。一方の対の櫛形電極11, 12は対向して配置され、信号源15に接続される。他方の対の櫛形電極13, 14も対向して配置され、信号出力部16に接続される。このような構成で、信号源15から一方の対の櫛形電極11, 12に入力された信号のうち、基板の音速と電極のピッチとによって定められる特定の周波数の信号のみが他方の対の櫛形電極13, 14に伝えられる。

【0003】櫛形電極11, 12, 13, 14(以後櫛形電極11で代表して説明する)のライン幅は例えば1μmのオーダーのものが製造されている。このような櫛形電極11をもった弾性表面波素子は、図5又は図7に示される製造方法によって製造されていた。

【0004】図6に示す製造方法では、圧電基板10上にレジストパターン20を形成し、レジストパターン20の上から櫛形電極11となるべき電極材21a, 21bを蒸着していた。蒸着によれば、電極材21a, 21bは圧電基板10の露出した表面及びレジストパターン20の表面に一様に付着する。図6では、レジストパターン20の間に露出する圧電基板10の表面に付着した

2

電極材を21aで示し、レジストパターン20の表面に付着した電極材を21bで示してある。そこで、レジストパターン20をエッチングすると、レジストパターン20の表面に付着した電極材21bがリフトオフされ、圧電基板10の表面に付着した電極材21aのみが残って櫛形電極11となる。

【0005】一方、図7に示す製造方法では、圧電基板10上に櫛形電極11となるべき電極材21を蒸着やスパッタリングにより成膜し、その上にレジストパターン20を形成し、そこで電極材21をエッチングすることにより櫛形電極11を形成していた。その後でレジストパターン20を除去する。

【0006】

【発明が解決しようとする課題】図7に示す製造方法では、電極材21のエッチングは、イオンビームエッチング法、反応性イオンエッチング法、又はウェットエッチング法等により実施することができる。しかし、この製造方法では、エッチングにより形成された櫛形電極11の品質が低く、圧電基板10が損傷しやすいという問題がある。例えば、イオンビームエッチング法では、エッチングの選択性が悪く、圧電基板10に損傷を与える。また、反応性イオンエッチング法では、アフターコロージョンが生じ、イオンビームエッチング法ほどではないが圧電基板10に損傷を与える。また、ウェットエッチング法ではエッチング分布が均一で、再現性が悪い。

【0007】そこで図6に示す製造方法が好ましいと思われる。しかし、図6に示す製造方法では、櫛形電極11となるべき電極材21a, 21bの成膜は、蒸着により実施され、スパッタリングでは実施されていなかった。なぜなら、蒸着では金属粒子が一定の方向に進んで進行方向に向いた表面にのみ付着し、レジストパターン20の側面には付着しないが、スパッタリングでは金属粒子の飛来の方向性がないので、金属粒子がレジストパターン20の表面ばかりでなく、レジストパターン20の側面にも付着し、つまりレジストパターン20を覆い隠すように付着するからである。レジストパターン20が覆い隠されていると、次にレジストパターン20を除去することができず、従来はスパッタリングは適していないと言われていた。

【0008】しかし、レジストパターン20の上から電極材21a, 21bをスパッタリングにより成膜すると、粒子径が小さく、ストレスマイグレーションに対する耐性が優れている櫛形電極11を得ることができるので、弾性表面波素子の櫛形電極をスパッタリングにより形成することが望まれていた。また、電極材21a, 21bが合金の場合、スパッタリングの方が合金の比の再現性がよい。本発明の目的は、レジストパターンの上から櫛形電極となるべき電極材をスパッタリングにより成膜することのできる弾性表面波素子の製造方法を提供することである。

【0009】

【課題を解決するための手段】本発明による弾性表面波素子の製造方法は、圧電基板10上に櫛形電極11を設けた弾性表面波素子の製造方法であって、圧電基板上に形成すべき櫛形電極と相補的な第1のレジストパターン30を形成し、該圧電基板上にスパッタリングにより電極材31を成膜し、さらに形成すべき櫛形電極と対応する第2のレジストパターン33を形成し、該第2のレジストパターンから露出する部分の電極材をエッチングし、その後第1及び第2のレジストパターンを除去し、櫛形電極を形成することを特徴とする。

【0010】

【作用】上記方法においては、第1のレジストパターンの上から櫛形電極となるべき電極材をスパッタリングにより成膜する。このとき、第1のレジストパターンが電極材により覆い隠される。そこで、その上に設けた第2のレジストパターンから露出する電極材の部分をエッチングし、それによって第1のレジストパターンを露出させる。従って、その後第1及び第2のレジストパターンを除去することができ、櫛形電極を形成することができる。

【0011】

【実施例】本発明は図5に示されるような弾性表面波素子の製造方法に関する。この弾性表面波素子は上記したように圧電基板10上に櫛形電極11、12、13、14（以後櫛形電極11で代表して説明する）を設けたものである。圧電基板10は例えばリチウムタンタレートで作られ、櫛形電極11はアルミニウム又はアルミ合金（アルミ-銅、アルミ-シリコン等）で作られる。

【0012】図1は本発明の第1実施例による弾性表面波素子の製造方法の一部の工程を示し、図2は図1に続く残りの工程を示す図である。図1の（A）においては、まず圧電基板10上に第1のレジストパターン30を形成する。この第1のレジストパターン30の形成は、圧電基板10上にレジストを塗布し、マスクを使用して露光し、そして現像することを含む。第1のレジストパターン30は最終形状の櫛形電極11と相補的な形状を有し、すなわち第1のレジストパターン30の空白部が櫛形電極11と対応する。

【0013】（B）においては、第1のレジストパターン30の上から櫛形電極11となるべき電極材31をスパッタリングにより成膜する。スパッタリングでは金属粒子の飛来方向性がないので、電極材31は第1のレジストパターン30の表面及び第1のレジストパターン30から露出した圧電基板10の表面ばかりでなく、第1のレジストパターン30の側面にも付着し、第1のレジストパターン30を覆い隠すように付着する。

【0014】（C）においては、さらなるレジスト32を塗布し、（D）においては、このレジスト32を露光及び現像して、形成すべき櫛形電極11と対応する第2

のレジストパターン33を形成する。つまり、第2のレジストパターン33は第1のレジストパターン30と相補的な形状となっており、第2のレジストパターン33は、第1のレジストパターン30の表面の電極材31の部分を露出させ、第1のレジストパターン30の空間部の電極材31の部分を遮蔽している。なお、第1のレジストパターン30と第2のレジストパターン33とをポジ型及びネガ型のレジストの組合せて作ると、使用するマスクは1種類でよい。

10 【0015】続いて図2の（A）においては、第2のレジストパターン33から露出する電極材31の部分をイオンビームエッチング法、反応性イオンエッチング法、又はウェットエッチング法等によりエッチングして除去する。すると、第1のレジストパターン30の表面が露出する。次に（B）に示されるように、第1及び第2のレジストパターン30、33を除去する。この場合、第1及び第2のレジストパターン30、33はともに外部に露出しているので、除去液により除去可能である。従って、第1のレジストパターン30の空間部に位置し、
20 第2のレジストパターン33の下にあった電極材31が残り、櫛形電極11となる。

【0016】この実施例では、残った電極材31は上縁部のエッジ部がバリ状になっているので、（C）に示されるようにこのバリを除去するのが好ましい。バリの除去は潤滑剤中でこすり洗いすることにより実施する。それによって、エッジ部のバリが除去でき、電極指部分と空間部分の音響的不連続性の低減がされ、弾性表面波素子の性能が向上する。

【0017】図3及び図4は本発明の第2実施例を示す図である。図3の（A）から（C）は前の実施例とはほぼ同様である。すなわち、（A）においては、まず圧電基板10上に櫛形電極11と相補的な第1のレジストパターン30を形成する。（B）においては、第1のレジストパターン30の上から櫛形電極11となるべき電極材31をスパッタリングにより成膜する。（C）においては、さらなるレジスト32を塗布する。

【0018】そこで、図3の（D）においては、このレジスト32を露光及び現像して、形成すべき櫛形電極11と対応する第2のレジストパターン33を形成する。ただし、この実施例では、第1のレジストパターン30のライン幅 x と第2のレジストパターン33のライン間の空間部の幅 y が等しくないようにする。実施例では、 $y > x$ となっている。従って、第1のレジストパターン30と第2のレジストパターン33との間には、第1のレジストパターン30の側面に付着した電極材31の部分を露出させる隙間がある。

【0019】そこで、図4の（A）に示されるように、第2のレジストパターン33から露出する電極材31の部分をウェットエッチング法によりエッチングして除去する。すると、第1のレジストパターン30の表面が露


出するとともに、第1のレジストパターン30の側面に付着した電極材31の部分もエッチングが進む。次に(B)に示されるように、第1及び第2のレジストパターン30、33を除去する。この場合、第1及び第2のレジストパターン30、33はともに外部に露出しているため、除去液により除去可能である。従って、第1のレジストパターン30の空間部に位置し、第2のレジストパターン33の下にあった電極材31が残り、櫛形電極11となる。この場合 図2の(B)の電極材31の上端部のバリに相当する部分は、(A)のエッチングによりなくなっている。

【0020】

【発明の効果】以上説明したように、本発明によれば、圧電基板の損傷がなく、品質の優れた櫛形電極をもつ弾性表面波素子を得ることができる。

【図1】

第1実施例を示す図



【図面の簡単な説明】

【図1】 本発明の第1実施例を示す図である。

【図2】 図1の続きの工程を示す図である。

【図3】 本発明の第2実施例を示す図である。

【図4】 図3の続きの工程を示す図である。

【図5】 弾性表面波素子を示す図である。

【図6】 従来技術を示す図である。


【図7】 別の従来技術を示す図である。

【符号の説明】

10...圧電基板
11...櫛形電極
30...第1のレジストパターン
31...電極材
33...第2のレジストパターン

【図2】

図1の続きの工程を示す図




【図6】

従来技術を示す図


【図7】

別の従来技術を示す図




【図3】

第2実施例を示す図



【図4】

図3の続きの工程を示す図



【図5】

型性回路装置を示す図

